Questões de Flip-flops (Engenharia Eletrônica)

Limpar Busca
Sobre elementos digitais armazenadores de memória, leia e analise as afirmativas abaixo: I. Latches são elementos capazes de armazenar informação binária e são utilizados em circuitos sequenciais síncronos. II. A diferença fundamental entre um latches e flipflops é o tempo em que o armazenador está habilitado a mudar o estado lógico da saída, que no caso do flip-flop é superior. III. Desconsiderando o método de habilitação para mudança de estados, um flip-flop JK e um latch RS possuem a mesma tabela de transição. IV. A saída Imagem relacionada à questão do Questões Estratégicas de um flip-flop D possui nível lógico constante e igual a zero se o SLQR ³cleaU´ do dispositivo é acionado por lógica complementar e está conectado a um sinal de nível lógico alto.
Assinale a alternativa correta
  • A A afirmação IV é verdadeira
  • B As afirmações I e III são verdadeiras
  • C Apenas a afirmação III é verdadeira
  • D Apenas a afirmação II é falsa
  • E A afirmação III é falsa
Somadores são componentes fundamentais no projeto de sistemas digitais. O somador em cascata, ou carry ripple adder, é um projeto simples, construído com outros dois tipos de componentes: somadores completos e meio somadores. Considerando que cada porta lógica de um somador em cascata de 4 bits tem um atraso de 1 ns, o tempo mínimo necessário para esse componente somar qualquer número de 4 bits é
  • A 8 ns.
  • B 7 ns.
  • C 4 ns.
  • D 3 ns.
Esta questão foi anulada pela banca organizadora.

Abaixo temos um contador digital implementado com 4 (quatro) flip-flops tipo JK.


Imagem relacionada à questão do Questões Estratégicas

Fonte: Arquivo da Banca Elaboradora.

Informe se é verdadeiro (V) ou falso (F) o que se afirma abaixo sobre o contador digital.

( ) É um contador modo 16.
( ) Quando a chave S1 está no posição T (tal como na figura), é um contador modo 13.
( ) Quando a chave S1 está no posição W (posição outra do que a da figura) é um contador modo 10.
( ) Além dos estados firmes que definem o modo do contador, esse contador apesenta um estado de transição.

Marque a alternativa com a sequência correta.
  • A (V); (V); (F); (F).
  • B (V); (F); (F); (V).
  • C (F); (F); (V); (V).
  • D (F); (V); (V); (F).

A figura abaixo mostra um contador síncrono de 4 bits implementado a partir de flip-flops JK, onde Q3, Q2, Q1 e Q0 são as saídas binárias de cada flip-flop e o Q3 é o bit mais significativo (Most Signficant Bit – MSB) desse contador.

Imagem relacionada à questão do Questões Estratégicas

Para o circuito acima as entradas Presets (PR) estão em nível alto o tempo todo e os valores iniciais das entradas Clock (CLK) e Clear são mostrados na figura abaixo. Enquanto o circuito desse contador permanecer ligado e após o período inicial de tempo mostrado na figura abaixo, o CLK continuará alternando entre os níveis baixo e alto e CLR=1.

Imagem relacionada à questão do Questões Estratégicas

A sequência numérica, na base decimal, da saída desse contador síncrono é representada por:

  • A Imagem relacionada à questão do Questões Estratégicas
  • B Imagem relacionada à questão do Questões Estratégicas
  • C Imagem relacionada à questão do Questões Estratégicas
  • D Imagem relacionada à questão do Questões Estratégicas

Analise o circuito a seguir.

Imagem relacionada à questão do Questões Estratégicas

Após análise desse circuito, a função implementada é de um

  • A contador assíncrono decádico.
  • B contador síncrono de módulo 6.
  • C decodificador de contadores síncronos.
  • D registrador de deslocamento.