Questões de Flip-Flops (Eletrônica)

Limpar Busca

Eletrônica Eletrônica Digital | Flip-Flops |


Empresa Gerencial de Projetos Navais (EMGEPRON) - Técnico Eletrotécnica - SELECON (2021)

Um contador síncrono apresenta clock máximo de 125 MHz. Sabendo que cada flip-flop que o compõe apresenta um atraso de 0,5 ns, a resolução desse contador é:
  • A 2 bits
  • B 4 bits
  • C 8 bits
  • D 16 bits

Eletrônica Eletrônica Digital | Flip-Flops |


Escola de Especialistas de Aeronáutica (EEAR) - Eletricista - Aeronáutica (2021)

Uma memória com 16Kbytes de células de memória pode armazenar quantas palavras de 2 bytes?

  • A 32
  • B 1.024
  • C 8.192
  • D 32.768

Eletrônica Eletrônica Digital | Flip-Flops |


Escola de Especialistas de Aeronáutica (EEAR) - Eletricista - Aeronáutica (2021)

Avalie as informações abaixo com relação ao flip-flop RS ilustrado.


Imagem relacionada à questão do Questões Estratégicas


I - O clock é ativado na transição do nível lógico 1 para 0 devido à presença da inversora.

II - A saída Q não sofre alteração de estado lógico quando as entradas R e S estão em nível lógico 0, independente das transições do clock.

III - O clock tem a função de habilitar as mudanças de estado de saída Q em função das entradas R e S, e esta habilitação ocorre quando o clock mantém-se no nível lógico 0.

IV - As saídas Q e “Q barrado” podem ter o mesmo nível lógico (0 ou 1). Essa condição é obtida pela presença da inversora na entrada de clock com nível lógico 1 aplicado.


Está correto o que se afirma em

  • A I e III
  • B II e IV
  • C III e IV
  • D I e II

Eletrônica Eletrônica Digital | Flip-Flops |


Escola de Especialistas de Aeronáutica (EEAR) - Eletricista - Aeronáutica (2021)

Um flip-flop T é obtido

  • A unindo-se as saídas Q e Qbarrado do flip-flop RS.
  • B realimentando-se a saída Q do flip-flop RS na entrada S.
  • C unindo-se as entradas J e K do flip-flop mestre-escravo.
  • D aplicando-se sinal de clock à entrada J e aterrando a entrada K do flip-flop JK.

Eletrônica Eletrônica Digital | Flip-Flops |


Escola de Especialistas de Aeronáutica (EEAR) - Eletricista - Aeronáutica (2021)

Qual das afirmações abaixo está correta com relação ao flip-flop ilustrado?


Imagem relacionada à questão do Questões Estratégicas

  • A A ativação do CLEAR leva a saída Q ao nível lógico 0 somente quando J = K = 1.
  • B A entrada PRESET, quando ativada, leva a saída Q para nível lógico 1 independente do estado lógico das entradas J e K e das transições de clock.
  • C As entradas PRESET e CLEAR, quando ativadas em nível lógico 0, simultaneamente, colocam o flip-flop no seu estado inicial, ou seja, J=K= 0 Q = 0 e Qbarrado = 1.
  • D As entradas PRESET e CLEAR são síncronas visto que a ativação delas, que ocorre na transição do clock, leva a saída Q para nível lógico 1 (PRESET acionado) ou 0 (CLEAR acionado), tudo independente das entradas J e K.